Технически университет – София

Дисциплина: „Цифрова схемотехника”

Име:  Петър Събев

фак.№ 101211099

Специалност: ФЕТТ

Група: 34

Дата:

Ръководител: гл. ас. Венцислав Маноев

Оценка:

Цифрова Схемотехника 

Упражнение №4

Последователни логически схеми -тригери

1. Теоритична част.

Тригерът (от. англ. trigger= спусък) е логическа схема с 2 устойчиви състояния, която 
преминава от едното в другото под въздействието на външен сигнал. Тригерът може да стои 
произволно дълго в едно от двете състояния, а преминаването в другото състояние става 
много бързо, със скок. Тригерът е последователностна логическа схема, тоест, схема с памет.

Асинхронни тригери 

При тях информационните сигнали въздействат върху състоянието на тригера непосредствено 
при появяването си.

D тригер 

D тригер
D тригера представлява елементарна клетка памет. Притежава един информационен вход 
означен с 

D

 (Закъснение, англ. 

Delay

). Логическото ниво на този вход се установява на изхода 

след постъпване на съответен тактов импулс. Информацията на изхода се получава с един 
такт закъснение. На основа на D тригера се реализират основните регисторни схеми. Може да 
бъде получен на основата както на JK така и на RS тригер.