Това е само предварителен преглед!
Синтез и симулация на цифрова регистрова схема
JK входа е зареден в установяване докато вътрешният часовник е старши и предаден на прехода от високо ниво към ниско ниво. За тези устройства J и K входовете трябва да бъдат устойчиви докато вътрешният часовник е старши.